|
所在平台: Udemy |
课程主页: https://www.udemy.com/course/xlnx-dsp-ip/
课程评论：没有评论
课程名称：掌握 Xilinx DSP IP 核心：FIR、CIC、DDS、FFT 课程概述：无论你是初学者，还是希望提升 FPGA 技能的工程师，本课程将逐步指导你完成从仿真到在 Arty Z7-20 开发板上的实际部署的整个工作流程。该实践课程涵盖了四个重要的 Xilinx DSP IP 核心：FIR 编译器、CIC 编译器、DDS 编译器和快速傅里叶变换（FFT）。你将学习如何使用 Vivado 2024.2 配置和仿真每个核心，生成 Verilog 测试平台，并使用 Python 分析输出。 课程中将探讨每个 IP 核心的多种配置： - FIR 编译器作为带通滤波器、Hilbert 变换器、插值器和抽取器。 - CIC 编译器作为插值器和抽取器。 - DDS 编译器的两种配置：带相位生成器（内部生成相位增量）和不带相位生成器（流式外部相位输入）。 - FFT IP 核心用于正变换和反变换（逆变换）。 接下来，我们将所有内容带入硬件。你将把这些核心集成到实际的 FPGA 设计中，并在 Zynq-7000 SoC 上进行部署。我们将在 Vitis 中开发裸金属 C 应用程序，以管理处理系统（PS）和可编程逻辑（PL）之间的数据传输，使用 AXI DMA。 你还将学习如何使用 TCL 脚本自动化开发工作流程，以及如何使用 System ILA 调试 FPGA 设计。通过本课程结束后，你将对使用 Xilinx IP 核心进行 DSP 设计有全面的实践理解，无论是在仿真还是在真实硬件上。 该课程非常适合 FPGA 初学者、数字设计师、嵌入式工程师以及任何在 Xilinx 平台上工作信号处理系统的人士。
Whether you're a beginner or an engineer looking to level up your FPGA skills, this course will guide you step by step through the entire workflow-from simulation to real-world deployment on the Arty Z7-20 development board.This hands-on course covers four essential Xilinx DSP IP cores: FIR Compiler, CIC Compiler, DDS Compiler, and Fast Fourier Transform (FFT). You'll learn how to configure and simulate each core using Vivado 2024.2, generate Verilog testbenches, and analyze the outputs using Python.We'll explore multiple configurations for each IP core:FIR Compiler as a bandpass filter, Hilbert transformer, interpolator, and decimatorCIC Compiler as both an interpolator and decimatorDDS Compiler in two configurations: with phase generator (internally generated phase increment) and without phase generator (streaming external phase input)FFT IP Core for both forward and inverse (backward) transformsNext, we take everything to the hardware. You'll integrate these cores into practical FPGA designs and deploy them on a Zynq-7000 SoC. We'll develop bare-metal C applications in Vitis to manage data transfer between the processing system (PS) and programmable logic (PL) using AXI DMA.You'll also learn how to automate your development workflow with TCL scripts for Vivado and Vitis, and how to debug FPGA designs using System ILA.By the end of this course, you'll have a comprehensive, hands-on understanding of DSP design with Xilinx IP cores-both in simulation and on real hardware.This course is ideal for FPGA beginners, digital designers, embedded engineers, and anyone working with signal processing systems on Xilinx platforms.
