VLSI- Verilog programming

所在平台: Udemy

课程主页: https://www.udemy.com/course/vlsi-verilog-programming/

课程评论：没有评论

第一个写评论        关注课程

课程简介

**课程名称：** VLSI - Verilog 编程 **课程概述：** 本课程深入探讨了 VLSI（超大规模集成电路）设计中至关重要的 Verilog 编程语言。课程内容涵盖了多种建模风格，包括： * **门级建模 (Gate level modeling):** 介绍如何使用基本逻辑门（如 AND, OR, NOT, XOR 等）来构建数字电路。 * **开关级建模 (Switch level modeling):** 讲解如何使用晶体管（开关）来描述电路的低级行为。 * **数据流建模 (Data flow modeling):** 重点在于使用行为描述和赋值语句来表达数据如何在电路中流动和转换。 * **行为建模 (Behavior modeling):** 演示如何使用高级的程序结构（如 `always` 块，`reg` 和 `wire` 类型）来描述电路的行为。 课程将通过实际示例详细讲解 Verilog 设计，包括： * **基本逻辑门** * **多路选择器 (Multiplexers)** * **多路解复用器 (Demultiplexers)** * **编码器 (Encoders)** * **译码器 (Decoders)** * **触发器 (Flip flops)** * **寄存器 (Registers)** * **计数器 (Counters)** * **有限状态机 (Finite State Machines)**，包括 **Mealy** 和 **Moore** 两种类型。 此外，课程还将涵盖 Verilog 语言的核心编程概念，例如： * **循环 (Loops):** 如 `for`, `while` 循环，用于重复执行代码块。 * **条件语句 (If-else condition):** 如 `if-else`, `case` 语句，用于根据条件分支执行不同的代码。 * **数组 (Arrays):** 用于存储和管理一组数据。 * **面向对象编程中的继承 (Inheritance in object oriented programming):** （虽然 Verilog 本身不是严格的面向对象语言，但课程可能会介绍一些面向对象的概念在 Verilog 建模中的应用或类比，或者是在 SystemVerilog 中介绍面向对象特性，需要根据实际教学内容判断。此处的描述基于课程概述的字面意思。） 本课程旨在为学生提供扎实的 Verilog 编程基础，使其能够独立完成复杂的数字逻辑电路设计和验证。

课程评论(0条)