|
所在平台: Udemy |
课程主页: https://www.udemy.com/course/open-source-uso-de-openlane-para-el-flujo-rtl2gds/
课程评论：没有评论
**课程名称：** 学习开源：使用 OpenLane 进行 RTL 到 GDS 的流程 **课程概述：** 本课程将深入探讨我们日常生活中无处不在的芯片（如智能手机、智能手表、处理器、显卡、电视、收音机等）的设计过程。我们将从理解芯片规格开始，学习如何使用硬件描述语言（Verilog）进行 RTL（Register-Transfer Level）设计和验证。 随后，课程将重点介绍使用 **OpenLane** 进行**逻辑综合**和**物理综合**的流程，最终生成用于芯片制造所需的 **GDS（Graphic Data System）文件**，该文件包含了芯片电路在晶体管层面的信息。在将 GDS 文件发送给晶圆厂（Foundry）进行制造之前，需要在前端（Front End）和后端（Back End）的两个阶段进行严格的验证。 理解这些关键步骤对于掌握这个复杂的芯片制造过程至关重要。芯片制造的后续阶段还涉及使用先进的洁净室技术，以避免任何微小颗粒对制造出的芯片功能造成不良影响。 **演示环境与工具：** 本次课程演示将在 **WSL（Windows Subsystem for Linux）** 环境下进行，其中已安装从 GitHub 仓库获取的 **OpenLane**。我们将全程使用**自由开源的工具**来完成整个设计流程，包括 **OpenROAD、Yosys、Magic、Netgen、CVC、SPEF-Extractor、KLayout** 以及用于优化这些流程的各种脚本。 **核心学习内容：** * 芯片设计的必要性和普遍性。 * 使用 Verilog 进行 RTL 设计与验证。 * OpenLane 在逻辑综合和物理综合中的应用。 * 理解 RTL 到 GDS 的完整流程。 * 前端和后端验证的重要性。 * 学习使用一系列开源 EDA（Electronic Design Automation）工具。 * 了解实际芯片制造流程中的关键环节。
En este curso aprenderás más sobre como son elaborados los chips que usamos diariamente en nuestras vidas desde en un smartphone, un smartwatch, procesadores, gpus, televisores, radios, en el dia a dia de nuestras vidas nos encontramos con muchos chips. Para su diseño, luego de conocer las especificaciones procedemos al diseño RTL con sus respectivas etapas de verificación usando un Lenguaje de Descripción de Hardware (Verilog) pasaremos por las etapas de Síntesis Lógica y Sintesis Física usando Openlane para obtener el archivo GDS (Archivo con la informacion del circuito a nivel de transistor) que es requerido para su fabricación, antes de enviar el GDS a la foundry o fabrica para volverlo material es requerido verificación en ambas etapas de Front y Back End.Es importante conocer como son realizadas estas etapas para una mejor comprensión de este proceso complejo. Parte del proceso siguiente en la fabricación de chips ya involucra salas limpias que evitan que cualquier particula pueda ocasionar un mal funcionamiento en el chip fabricado.Para la demo se utilizo WSL (Windows Subsystem for Linux) donde se tiene instalado openlane desde su repositorio en github y se realizó todo el flujo utilizando herramientas libres o open-source donde podemos encontrar OpenROAD, Yosys, Magic, Netgen, CVC, SPEF-Extractor, KLayout y scripts que permiten optimizar estas etapas.
